TSMCは、AIチップにとってエネルギー効率が優先事項になりつつあり、計算能力よりもさらに重要になっていると述べている。

近年、人工知能（AI）によるコンピューティング能力の爆発的な向上に伴い、データセンターの電力消費量が急増しています。そのため、チップのエネルギー効率は大きな課題となり、今後のチップ開発における重要な制約となっています。LPDDRメモリなど、かつてはモバイル機器のみに用いられていた多くの技術が、エネルギー効率の向上を理由に、データセンター製品への応用を拡大しています。

TrendForceによると、TSMCは最近、スマートフォンメーカーからAIデータセンター事業者まで、顧客が電力消費量を最小限に抑えつつ性能向上を重視する傾向が強まっていることを公表しました。この傾向はTSMCのプロセス技術にも反映されており、次期A14プロセスはN2プロセスと比較して20%以上の性能向上と30%の消費電力削減を実現すると見込まれています。

A14プロセスは第2世代GAAトランジスタを採用し、NanoFlex Pro技術によって柔軟性をさらに高めます。試作生産は2027年後半に開始され、量産は2028年に開始される予定です。ただし、初期のA14プロセスはスーパーパワーレール（SPR）アーキテクチャ、すなわち背面電源技術には対応していません。TSMCは、高性能クライアントおよびデータセンターアプリケーションのニーズに応えるため、背面電源対応バージョンを2029年に投入する計画です。

トランジスタ密度の向上はTSMCのロードマップの中核をなす要素ですが、高度なパッケージング、チップスタッキング、フォトニクス技術は、効率改善を推進する上でますます重要になっています。TSMCが計画しているA13およびA12プロセスを見ると、次世代AIチップにおいては、トランジスタサイズの継続的な縮小より​​も、エネルギー効率の向上の方がより喫緊の課題となっています。